Diseño e implementación de un sistema de recuperación de la temporización asíncrono totalmente digital

Contenido principal del artículo

José Jaime Valenciano-Rojas
Renato Rímolo-Donadio

Resumen

Este trabajo describe el diseño e implementación de una unidad de recuperación de la temporización completamente digital, para un sistema de comunicación que utiliza recepción paralela de datos, con modulación 4-PAM, filtrado Raised Cosine y una frecuencia nominal de muestreo de 1,1 GHz. Se explica el diseño de los diferentes bloques dentro del sistema, así como los resultados pertinentes a las simulaciones y la implementación física en FPGA. 

Detalles del artículo

Cómo citar
Valenciano-Rojas, J. J., & Rímolo-Donadio, R. (2015). Diseño e implementación de un sistema de recuperación de la temporización asíncrono totalmente digital. Revista Tecnología En Marcha, 28(2), pág. 33–43. https://doi.org/10.18845/tm.v28i2.2332
Sección
Artículo científico

Artículos más leídos del mismo autor/a