Estudio comparativo de dispositivos de conmutación rápida para memoria dinámica 1T
Barra lateral del artículo
Contenido principal del artículo
Resumen
Este trabajo se centra en entender la operación y el rendimiento de varios dispositivos de conmutación abrupta (pendiente subumbral inferior a 60 mV/década), a saber, el Tiristor de Acoplamiento Capacitivo Delgado (TCCT, por sus siglas en inglés), el Diodo de Efecto de Campo (FED), el FET de Pendiente Subumbral Cero y Cero Ionización de Impacto (Z2-FET) y el Transistor de Efecto de Túnel (TFET) como memoria dinámica sin condensador. La funcionalidad como 1T DRAM depende de la creación de un pozo de potencial que debe ser inducido en una estructura p-i-n, lo cual se logra mediante el dopaje preciso de la región p (TCCT), la alineación asimétrica de la compuerta (Z2FET, TFET) y el uso de dos compuertas independientes (FED y TFET de doble compuerta). Mientras que el TCCT, el FED y el Z2FET operan en polarización directa, el TFET opera en polarización inversa. El trabajo muestra un análisis comparativo de estos dispositivos en términos de tiempo de retención, margen de detección, relación de corriente, potencia y velocidad, que son métricas cruciales para las futuras DRAMs, y también proporciona una guía para el diseño específico de aplicaciones.
Detalles del artículo
Esta obra está bajo una licencia internacional Creative Commons Atribución-NoComercial-SinDerivadas 4.0.
Los autores conservan los derechos de autor y ceden a la revista el derecho de la primera publicación y pueda editarlo, reproducirlo, distribuirlo, exhibirlo y comunicarlo en el país y en el extranjero mediante medios impresos y electrónicos. Asimismo, asumen el compromiso sobre cualquier litigio o reclamación relacionada con derechos de propiedad intelectual, exonerando de responsabilidad a la Editorial Tecnológica de Costa Rica. Además, se establece que los autores pueden realizar otros acuerdos contractuales independientes y adicionales para la distribución no exclusiva de la versión del artículo publicado en esta revista (p. ej., incluirlo en un repositorio institucional o publicarlo en un libro) siempre que indiquen claramente que el trabajo se publicó por primera vez en esta revista.
Citas
Lee S. H., (2016) Technology scaling challenges and opportunities of memory devices, IEEE Electron Devices
Meeting, pp. 1-8.
Okhonin S., Nagoga M., Carman E., Beffa, R., and Faraoni, E., (2007) New generation of Z-RAM, IEEE Electron
Devices Meeting, pp. 925-928.
Cho H.-J., Nemati F., Roy R., Gupta R., Yang K., Ershov M., Banna S., Tarabbia M., Salling C., Hayes D.,
and Mittal A., (2005) A novel capacitor-less DRAM cell using thin capacitively-coupled thyristor (TCCT),
IEEE Electron Devices Meeting, pp. 311-314.
Chakraborty, S., & Kulkarni, J. P. (2022, June). Cryo-TRAM: Gated Thyristor based Capacitor-less DRAM for
Cryogenic Computing, IEEE Device Research Conference.
Badwan A. Z., Chbili Z., Yang Y., Salman A. A., Li Q., and Ioannou D. E., (2013) SOI field-effect diode DRAM
cell: Design and operation, IEEE Electron Device Letters, 34,1002-1004.
Wan J., Le Royer C., Zaslavsky A., and Cristoloveanu S., (2012) A Compact Capacitor-Less High-Speed DRAM
Using Field Effect-Controlled Charge Regeneration, IEEE Electron Device Letters, 2, 179–181.
Cristoloveanu, S., Lee, K.H., Parihar, M.S., El Dirani, H., Lacord, J., Martinie, S., Le Royer, C., Barbe, J.C.,
Mescot, X., Fonteneau, P. and Galy, P., 2018. A review of the Z2-FET 1T-DRAM memory: Operation mechanisms and key parameters. Solid-State Electronics, 143, pp.10-19
Biswas A., Dagtekin N., Grabinski W., Bazigos A., Le Royer C., Hartmann J. M., Tabone C., Vinet M., and
Ionescu A. M., (2014) Investigation of tunnel field-effect transistors as a capacitor-less memory cell, Applied
Physics Letters, 104.
Navlakha, N., Lin, J. T., & Kranti, A. (2016). Improved retention time in twin gate 1T DRAM with tunneling based
read mechanism, IEEE Electron Device Letters, 37(9).