

Sistema electrónico para control estadístico de la eficiencia de operadoras telefónicas

Néstor Rodríguez Quesada*

Ing. Bernal Thalman Cordero**

INTRODUCCION

Los sistemas de control y ejecución electrónicos, son cada vez más eficientes, y se logran con ellos nuevas aplicaciones tecnológicas. Los pequeños componentes y circuitos integrados, correctamente interconectados, constituyen la base fundamental en la concepción de esos sistemas.

El desarrollo vertiginoso de la Ingeniería Eléctrica ha permitido, entre otras cosas, el perfeccionamiento de los computadores digitales y de los microprocesadores, lo que a su vez ha provocado un gran avance en la Electrónica y en la Ingeniería en general, por permitir un sinnúmero de diseños para gran variedad de aplicaciones, gracias a su bajo costo, tamaño reducido y alta velocidad de ejecución.

La necesidad de desarrollar la tecnología electrónica nacional es apremiante para superar la bien llamada dependencia tecnológica de los países en desarrollo. Al respecto se hacen grandes avances y un ejemplo contundente es el sistema electrónico para estadística telefónica: ESTATEL MODELO 1001 ⁽¹⁾.

Este equipo es totalmente diseñado y construido en Costa Rica por la empresa nacional Ingeniería de Control Electrónico S.A. Fue concebido con la función específica de controlar estadísticamente la forma en que es atendido el tráfico de llamadas a una central telefónica. Para ello, mantiene almacenada en memoria una serie de datos numéricos que pueden ser revisados en cualquier momento.

* Estudiante de Ingeniería Electrónica en el Instituto Tecnológico de Costa Rica.

** Presidente de la empresa Ingeniería de Control Electrónico S.A.

(1) ESTATEL significa: estadística telefónica.

CONSIDERACIONES DE DISEÑO

El sistema a construir tiene que ser capaz de proporcionar ocho datos estadísticos distintos, a saber:

- 1— Número total de llamadas entrantes
- 2— Tiempo de llamadas entrantes, en minutos
- 3— Número de llamadas salientes
- 4— Tiempo de llamadas salientes en minutos
- 5— Tiempo en segundos que permanecen ocupadas todas las líneas
- 6— Número de llamadas entrantes contestadas después de veinte segundos
- 7— Número de llamadas no contestadas (retiradas después de veinte segundos de estar timbrando)
- 8— Número de teléfonos descolgados

Toda esa información debe irse recopilando en una memoria y aparecer en un indicador luminoso cuando el usuario requiera de ella. El operador u operadora encargado de atender las llamadas, también tiene que saber por medio de alguna señal óptica si algún teléfono está timbrando y el momento en que se descuelga para contestarlo.

Por lo demás, el montaje de todo equipo debe ser sencillo y preferiblemente modular ⁽²⁾. El "hardware" debe simplificarse al máximo, aunque para ello, se dificulte en alto grado el "software", procurándose de esta forma, mayor facilidad para poner a funcionar cada etapa y para localizar cualquier avería que se presente durante el período de trabajo.

La alimentación debe tomarse directamente de los 110 Vac. Todos los componentes que peligren por sobrecalentamiento, especialmente las fuentes, deben quedar bien ventiladas. Es muy importante, poner una protección efectiva contra las sobrecargas y los cortocircuitos. La presentación externa e interna debe ser estéticamente aceptable.

(2) Construido con tarjetas independientes e intercambiables.

DESCRIPCION GENERAL DE FUNCIONAMIENTO

El sistema tiene capacidad para muestrear un máximo de treinta y dos teléfonos simultáneamente, cada uno conectado a la línea a través de una etapa llamada interfase ESTATEL. Cada teléfono dispone de dos señales ópticas (LED's) ⁽³⁾ de colores distintos: uno rojo que indica si el respectivo teléfono está colgado (led apagado) o descolgado (indicador encendido) y otro verde que al encender señala si el teléfono está timbrando. Todos los led's, sesenta y cuatro, son visibles en el panel frontal del equipo. Ver foto No. 1. La tarjeta interfase ESTATEL debe además, seleccionar la información que capta directamente de la línea telefónica y enviarla a la memoria instalada en la tarjeta procesador II.

El procesador almacena simultáneamente la información proporcionada por las tarjetas interfases ESTATEL y el tiempo en segundos suministrado por un circuito de cristal instalado en la "tarjeta reloj", esta etapa emite pulsos consecutivos a intervalos de un segundo. Asimismo, tiene un interruptor codificador de decimal a BCD ⁽⁴⁾. (Ver diagrama 1). Seleccionando uno de los ocho números que tiene el interruptor, se puede ordenar al procesador que envíe a los indicadores luminosos cualquiera de los datos mencionados en "consideraciones de diseño". Así por ejemplo, si en el interruptor se selecciona un uno, este será leído por el procesador e interpretado como una orden de que revise en su memoria el número total de llamadas entrantes, y lo envíe a los indicadores luminosos instalados en la parte derecha del panel frontal del equipo. La información del procesador llega a los indicadores luminosos después de pasar por una tarjeta llamada "display ESTATEL" que se analizará más adelante.

En resumen, en el momento en que se da el tráfico de llamadas entrantes y salientes, la operadora tiene oportunidad de visualizar en uno de los sesenta y cuatro led's, si alguno de los teléfonos está timbrando y el momento en que se descuelga para contestar. Entretanto, el procesador ha estado acumulando en su memoria toda la información requerida en los ocho datos estadísticos que guarda el sistema. Cuando se necesite uno de los ocho datos, se selecciona el número respectivo en el inte-

ruptor y ese dato aparece inmediatamente en Indicadores luminosos (display).




DIAGRAMA No. 1: Bloques del interruptor codificador de decimal a BCD.

Si en determinado momento es necesario iniciar todos los datos en cero, el aparato cuenta con un dispositivo de borrado o "reset" que cumple con esta función.

El circuito electrónico está dividido en cuatro secciones: primero, dieciséis tarjetas interfase ESTATEL (máxima capacidad); segundo, una tarjeta reloj; tercero, una tarjeta display ESTATEL; y cuarto, una tarjeta procesador II.

DESCRIPCION TECNICA DEL PROCESADOR II

El control medular de ESTATEL MODELO 1001 consiste en un procesador que dirige, ordena y ejecuta todo el proceso previamente definido y almacenado en memoria como instrucciones y datos que es lo que forma el programa.

El procesador II se ha utilizado en múltiples trabajos, probándose a satisfacción su gran eficiencia y confiabilidad. Se puede dividir en tres secciones

(3) Light Emiting Diode

(4) Decimal Codificado en Binario

importantes que son: el microprocesador, las memorias RAM ⁽⁵⁾ y las memorias EPROM ⁽⁶⁾.

El microprocesador

Es un circuito integrado del tipo DIP ⁽⁷⁾ con cuarenta patillas, construido en la técnica LSI ⁽⁸⁾ de integración. El microprocesador encierra todo un sistema electrónico complejo de almacenamiento, ejecución y control que constituye el CPU ⁽⁹⁾ del procesador y por tanto, de él depende en gran medida el funcionamiento del sistema. El usado en el procesador II es el SC/MP8A/600D. Este microprocesador es sumamente versátil y se le pueden atribuir muchas ventajas que disminuyen la complejidad de su operación y aumentan la eficiencia. Entre las más significativas se pueden citar su alta velocidad de ejecución, explícitamente 2 Mega hertz; su capacidad de memoria con un máximo de 64 kilo byte; su alimentación única de 5Vdc regulados; su medio centenar de instrucciones y el ejecutar un programa que puede contener cierto número de pasos.

Las memorias RAM

Las memorias de acceso aleatorio se caracterizan porque el tiempo de acceso a una celda cualquiera de memoria es constante (independiente de la dirección de dicha celda). Se utilizan tanto para escribir como para leer de ellas.

El procesador II tiene dos RAM 2101 de la National Semiconductor, descritas como elementos estáticos con capacidad para 256 palabras de 4 bits cada una. El tiempo de acceso a una posición de memoria es de 1 us (un micro segundo) máximo. Requiere de una alimentación de ± 5 Vdc y tanto sus entradas como sus salidas son directamente compatibles con la técnica de integración TTL ⁽¹⁰⁾. Consume muy poca potencia, típicamente 150 mW (mili watts).

(5) Random access memory (Memoria de acceso aleatorio)

(6) Memoria solo para lectura

(7) Dual in line Package

(8) Large Scale Integration

(9) Unidad central de procesamiento (Central process unit.)

(10) Transistor Transistor Logic.

El direccionamiento (localización de una posición de memoria) se efectúa por medio de decodificadores que activan dos líneas de un arreglo de celdas de memoria en forma de matriz con 32 líneas y 8 columnas; las líneas se seleccionan usando las entradas ADO,, AD4, y las columnas a través de las entradas AD5, AD6 y AD7. Todas estas líneas de direccionamiento, son manejadas por el CPU.

El almacenamiento de datos se logra por las líneas DB0, DB1,, DB7 procedentes del bus (conjunto de líneas que transmiten información simultáneamente) de datos, seleccionando correctamente la entrada Read/write (R/W) y las entradas ADO, AD1,, AD7 de ambas memorias.

La dirección dada por ADO,, AD7, llega simultáneamente a las dos memorias RAM 2101; los cuatro bits de mayor peso se almacenan en una de las memorias y los restantes bits de menor peso, en la otra, almacenándose así, el byte completo.


La lectura de información almacenada en las memorias RAM, se logra direccionando ambas memorias a la vez y escogiendo el valor lógico correspondiente en la entrada R/W. Como los datos que se llevan a los displays tienen una precisión de cuatro cifras significativas, y la información está codificada en BCD, se requiere dos posiciones de memoria en cada RAM para almacenarla.

La memoria EPROM

El programa del sistema se guarda en una memoria del tipo EPROM que es un dispositivo programable por el usuario y puede borrarse posteriormente aplicándole luz ultravioleta.

La EPROM utiliza como celda básica un MOSFET ⁽¹¹⁾ que puede recibir electrones por efecto de avalancha producida por voltajes aplicados a cualquier unión de materiales P y N en exceso de ~ 30 V, almacenándose una carga negativa en la compuerta. Dicha carga aumenta la conductividad entre la fuente y la referencia activando el dispositivo. El óxido que rodea a la compuerta impide la descarga de esta una vez que cesa el voltaje. Los electrones podrán ser removidos posteriormente por efecto de una fotocorriente producida al ser iluminado el microcircuito por luz ultravioleta o rayos X.


(11) Metal Oxide Semiconductor Field Effect Transistor



DESCRIPCION TECNICA DE LA TARJETA INTERFASE ESTATEL

El circuito electrónico contenido en esta tarjeta es el acople entre las líneas telefónicas y el equipo. Cada una de las tarjetas controla dos teléfonos,

es decir, cada tarjeta contiene dos circuitos idénticos.




La información se toma directamente de la línea telefónica y se pasa por un rectificador de onda completa. Esa señal activa el diodo emisor de luz en un fotoacoplador que proporciona el aislamiento galvánico de la línea con el resto del sistema digital. El fotoacoplador controla la entrada a un amplificador operacional, el LM311 usado como comparador. Cada vez que la señal emitida por el fotoacoplador supera un límite previamente establecido, la salida del operacional produce un pulso que es suficiente para activar el monoestable siguiente construido con un temporizador integrado NE555 cuya salida cambia de estado lógico e inicia todo un proceso de transformación y filtrado de la señal proveniente de la línea telefónica, hasta obtener de ella un dato específico para el procesador que debe ser almacenado en la memoria. Esta lógica digital, tiene además la función de discernir si el teléfono está timbrando, está colgado, descolgado

o si se está marcando algún número. Esto para mandar el dato a la sección correcta de la memoria y para definir si se debe encender el led rojo, el verde o si deben permanecer ambos apagados.

DESCRIPCION TECNICA DE LA TARJETA DISPLAY ESTATEL

Como se dijo, el sistema tiene indicadores luminosos de siete segmentos (display) en los que se puede leer cualquiera de los ocho datos estadísticos mencionados. Todos los datos numéricos están almacenados en la memoria del procesador, que los hace visibles siempre que recibe una orden externa del interruptor que tiene la tarjeta reloj. El circuito de la tarjeta display ESTATEL, constituye una interfase entre los terminales del procesador y el display. (Ver diagrama 4).



La información llega a la tarjeta por el bus de datos (D0, D1, ..., D7) y se almacena en un registro ⁽¹²⁾ que la mantiene hasta que un pulso de control enviado por el mismo procesador, le ordene darle paso. La información continúa hacia los "decodificadores de BCD a siete segmentos"⁽¹³⁾ y finalmente aparece en pantalla con una precisión de 4 cifras significativas.

FUENTE DE POTENCIA

La alimentación es proporcionada por la red de 110 Vac. que son transformados a + 12 Vdc no regulados. En la tarjeta correspondiente a cada uno de los circuitos descritos, se ha instalado una fuente individual que toma los 12 Vdc no regulados y proporciona +5 Vdc regulados.

El 7805-K (ver diagrama No. 5) es un regulador de voltaje capaz de entregar + 5 Vdc invariables a pesar de que su tensión de entrada o alimentación oscile en un rango de + 7 Vdc a +20 Vdc.

Puede entregar una corriente máxima de un amperio y soportar temperaturas de 70°C. Se consigue una cápsula plástica de tipo TO-220 o una chapa metálica del tipo TO-3 con tres terminales: uno de entrada, uno de referencia y uno de salida.




DIAGRAMA No. 5: Fuente de alimentación instalada una en cada tarjeta.

(12) Circuito integrado 74LS175 – latch con FFs D.

(13) Circuito integrado 7447.

LITERATURA CONSULTADA

- 1.- National Semiconductor. **Memory Data Book** California: 1977. 512 p.
- 2.- National Semiconductor Co. **Voltage Regulator**. California: 1977. 122 p.
- 3.- Schnadowe, I. **Circuitos electrónicos digitales** México: Mc Graw Hill, 1979. 409 p.
- 4.- Signetics International. **Signetics Digital**. Londres: 1974. 1211 p.
- 5.- Texas Instruments. **The TTL Data Book**. 2 ed. Texas: 1976. 808 p.
- 6.- Texas Instruments. **The Integrated Circuits; catalog for design engineers**. 2ed. Texas: 1976. 743 p.